FROM HARAKENZO PAT. 2006年1月27日(金) 18:58/製18:53/文書号4807405255 P 24

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-171363

(43)Date of publication of application : 02.07.1996

(Inl. 2, 1996)

(51)Int.CL

G02F 1/133 HD4M 5/66

(21)Application number : 08-280101

(71)Applicant:

SONY CORP

(22) Date of filing:

(72)Inventor:


NAKAJIMA YOSHIHARU

(54) DISPLAY DEVICE

(57)Abstract:

PURPOSE: To prevent the occurrence of a vertical stripe ghost in a plural pixels simultaneous sampling system.

CONSTITUTION: A display panel 1 is provided with a horizontal drive circuit 13 simultaneously sampling a pixel 11 in a crossing part between gate and data lines X Y orthogonal each other and plural yidoo signals SIQ1, 2, 3 and distributing them to data lines Y of the number of prescribed pieces. A video driver 2 delay processes plural video signals SIG1, 2, 3 according to the arrangement pitch of the pixel 11, and adjusts the supply timing of the video signals to the display panel 1. A timing generator 3 supplies a clock signel HOK to the horizontal drive circuit 13, and performs timing control of simultaneous sampling to control the delay processing of the video driver 2 Further, it optimizes the supply timing of the video signals SIG1, 2, 3 inputted to the display panel 1 for the timing of the simultaneous sampling.



LEGAL STATUS

[Date of request for examination]

26.06.2000

[Date of sending the examiner's decision of rejection]

07.01.2003

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

2003-01812

[Date of requesting appeal against examinar's decision of rejection]

06.02.2003

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

2006年 1月27日(金) 18:58/蘇18:53/文書号4807405255 P 25

(19)日本网特許介'(JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平8-171363

(43)公開日 平成8年(1990)7月2日 (Jul. 2./996)

(51) Int C1.°		識別記号	庁内整理番号	FI	技術表示箇所
G 0 0 G	3/38				
G02F	1/133	550			
H04N	5/66	102 B			

審査請求 未請求 請求項の数6 FD (全 8 頁)

(21)出版番号	特單平6-280101	(71)出職人	000002185
(0.0) ((0.000)			ソニー株式会社
(22) 出願日	平成6年(1994)10月19日		東京都品川区北岛川6丁目7番35号
		(72)発明者	仲島 義晴
	,		東京都品川区北昌川6丁田7番35号 ソニ
			一株式会社内
		(74)代理人	弁 類土 鈴木 晴敏


(54) 【発明の名称】 表示装置

(57) 【契約】

(修正有)

【目的】 複数画素同時サンプリング方式における縦筋 ゴーストの発生を防止する。

【構成】 表示パネル1は直交するゲート及びデータラインX、Yの交差部の画素11及び複数の映像信号SIG1、2、3を同時にサンプリングして所定本数のデータラインYに分配する水平駆動回路13を備えている。ビデオドライパ2は順素11の配列ピッチに応じて複数の映像信号SIG1、2、3を遅延処理し、表示パネル1への映像信号の供給タイミングを調整する。タイミングジェネレータ3は水平駆動回路13にクロック信号HCKを供給し同時サンプリングのタイミング制御を行ない、ビデオドライバ2の遅延処理を制御する。また、表示パネル1に入力する映像信号SIG1、2、3の供給タイミングを同時サンプリングのタイミングに対し最適化する。



2006年 1月27日(金) 18:58/新紀8:53/文書番号4807405255 P 26

(2)

特関平8-171363

1

【物許請求の範囲】

【謝泉項1】 互いに直交するゲートライン及びデータラインの各交差部に配列した画家及び複数の映像信号を同時にサンプリングして所定本数のデータラインに一斉分配する風動回路を備えた表示パネルと、予め画案の配列ピッチに応じて該複数の映像信号を相対的に遅延処理し該表示パネルに対する映像信号の供給タイミングを調整するビデオドライバと、該表示パネルに含まれる駆動回路の同時サンプリング周期を制御すると共に該ビデオドライバの遅延処理をタイミング制御するタイミングジ 10 エネレータとを有する表示装置であって、

前記タイミングジェネレータは該同時サンプリング周期 を可変切り換え可能であると共に、該可変切り換えに応 じて談ビデオドライバの遅延処理タイミングを制御し、 該表示パネルに入力する映像信号の供給タイミングを該 同時サンプリング周期に対し最適化することを特徴とす る表示装置。

【静水項2】 前配ビデオドライバは酸映像信号の遅延 処理を行かうサンプルホールド 回路を有しており、前記 タイミングシェネレータは該サンプルホールド回路の遅 20 延処理タイミングを規定するラッチ信号と該顧助回路の 同時サンプリング周期を規定するクロック信号を出力す ると共に該ラッチ信号とクロック信号の位相差を調整し て該映像信号の供給タイミングを最適化する事を特徴と する請求項1記載の表示装置。

【訪求項3】 互いに直交するゲートライン及びデータラインの各交差部に配列した面素及び複数の映像信号を同時にサンプリングして所定本数のデータラインに一斉分配する駆動回路を備えた表示パネルと、予め面索の配列ピッチに応じて該複数の映像信号を遅延処理し該表示パネルに対する映像信号の供給タイミングを調整するピデオドライバと、該表示パネルに含まれる駆動回路にクロック信号を供給し該同時サンプリングのタイミング制御を行なうと共に該ビデオドライバの遅延処理を同期的に制御するタイミングジェネレータとを有する表示装置であって、

前記タイミングシェネレータは該ビデオドライバが行な う遅延処理のタイミングを可変制御し該表示パネルに入 力する映像信号の供給タイミングを該同時サンプリング のタイミングに対し最適化する事を特徴とする表示装 40 収。

【請求項4】 前配タイミングジェネレータは、該ビデオドライバ内で生じる映像信号の転送遅れに応じて該遅延処理タイミングを可変制到する事を特像とする請求項3記載の表示装置。

【請求項5】 前記タイミングジェネレータは、該駆動

処理を行なうサンプルホールド回路を有しており、前記 タイミングジェネレータは該サンプルホールド回路の遅 延処理タイミングを規定するラッチ信号を出力すると共 に該ラッチ信号と該クロック信号の位相差を調整して該 映像信号の供給タイミングを最適化する事を特徴とする

【発明の詳細な説明】

請求項3部載の表示装置。

[0001]

【産業上の利用分野】本発明は表示パネルとビデオドライパとタイミングジェネレータとからなる表示装置に関する。より詳しくは、複数適素同時サンプリング方式を採用する表示装置の駆動制御技術に関する。

[0002]

【從来の技術】複数画案同時サンプリング方式はアクテ ィブマトリクス型の液晶液示パネル等により代表される **农示パネルの駆動が式として有力であり、例えば特関平** 4-116687号公報に開示されている。この方式に よれば、カラー表示パネルは垂面方向に平行に配設され 連続する三本毎に夫々赤(R)、緑(G)、青(B)の 組をなす複数のデータラインを有している。又、水平方 向に平行に配設された複数のゲートラインを有してい る。さらに、データライン及びゲートラインの各交差部 に夫々スイッチング素子を介して接続された画素電極を 有している。この画案重複は垂直方向(列方向)の一つ おきに水平方向(行方向)に1/2両素ビッチ分ずらさ れて設けられていると共に、垂直方向の一つおきに缺デ ータラインに対して左右に交互に接続されている。 加え て、データラインに対応して夫々設けられた複数の水平 スイッチを有している。さらに、これらの水平スイッチ を介して各データラインの各色毎に接続された三本のビ デオラインを有しており、ビデオドライバから供給され たR、G、Bの映像信号を受け入れる。かかる構成にお いて、水平スイッチをR、G、Bの缸を単位として同時 に制御する水平駆動回路が設けられており、所謂RGB 三面柔同時サンプリング駆動を行なう。この際、三本の ビデオラインに供給されるR、G、Bの映像信号に予め 西素ピッチに対応する遅延量を相対的に与える遅延手段 がビデオドライバに設けられている。R, G, Bの映像 信号に函索ビッチに対応する選延量を相対的に与えると 共に水平スイッチをR、G、Bの組を単位として同時に 開閉制御する事により、この水平スイッチを駆動する水 平駆動回路(例えばシフトレジスタ)の段数を削減して 構成を簡単にすると共に消費電力も削減して、良好な力 ラー表示画像が得られる様にしている。R, G, Bの各 水平スイッチはシフトレジスタから出力されるサンプリ ングパルスで同時に瞬間制御される構成になっているの

2006年 1月27日(金)18:58/詩和8:53/文書香号4807405255 P 27

(3)

特陥平8-171363

【発明が解決しようとする課題】複数画楽同時サンプリ ング方式を採用する設示装置では、特定の条件下で原理 的に縦筋のゴーストが発生するという課題がある。例え は、表示パネルに供給する映像信号の変化が超く、この 変化時間が複数阿索分に割り当てられたサンプリング時 間よりも長い場合にゴーストが発生する。あるいは表示 パネルに供給する映像信号の変化時間が十分速くとも、 この変化領域と表示パネルに内蔵される水平スイッチの 閉じるタイミングが重なってしまうとゴーストが発生す る。第一の条件は、表示パネルの水平方向の国素数が増 加し、水平転送クロック信号の周波数 face が大きくな る程生じやすくなる。又、第二の条件は、facz に依存 して生じたり生じなかったりするが face が大きい程起 りやすくなる。従来の表示パネルでは、上述した条件が 成立する程岡宗教が多くはなかった。即ち、free はそ れ程速くなかった。又、表示パネルに内蔵される水平駅 動回路は、路一定の周波数face で動作する事が多く、 一度設定した最適な条件から外れて上述した特定条件の 中に入ってしまう様な事もなかった。しかしながら、近 述した特定条件を外して、あるマージンを確保しながら 最適条件を見つける事は非常に困難である。 検討する と、非常に厳しい設計仕様が要求される。又、マルチメ ディア対応として、16:9のアスペクト比等様々な俗 号風格の面像表示を行なう場合、表示パネルの水平転送 クロック信号の周波数が多様に変化する為に、母適条件 を見つける事はさらに困難になる。

[0004]

【課題を解決するための手段】上述した従来の技術の課 題を解決する為以下の手段を蹲じた。即ち、本発明にか かる表示装置は基本的な構成として表示パネルとピデオ ドライパとタイミングジェネレータとを有する。表示パ ネルは、互いに直交するゲートライン及びデータライン の各交差部に配列した画案及び複数の映像信号を同時に サンプリングして所定本数のデータラインに一斉分配す る駆動回路を備えている。ビデオドライバは予め画案の 配列ピッチに応じて該複数の映像信号を相対的に遅延処 **興し被表示パネルに対する映像信号の供給タイミングを** 調整する。タイミングジェネレータは被表示パネルに含 まれる国動同路の同時サンプリング周期を制御すると共 40 に、酸ビデオドライパの遅延処理をタイミング制御す る。特徴事項として、前記タイミングジェネレータは該 同時サンプリング周期を可変切り換え可能であると共 に、該可密切り換えに応じて該ビデオドライパの遅延処 理タイミングを制御し談表示パネルに入力する映像信号 の供給タイミングを該同時サンプリング周期に対し最適

ラッチ信号と該駆動回路の同時サンプリング周期を規定 するクロック信号を出力する。かかる構成において、前 記タイミングジェネレータは該ラッチ信号とクロック信 母の位相差を調整して該映像信号の供給タイミングを最 適化している。

【0005】本発明の他の側面によれば、投示装置は基 本的な構成として表示パネルとピデオドライバとタイミ ングジェネレータとを有する。表示パネルは互いに直交 するゲートライン及びデータラインの各交差部に配列し た画素及び複数の映像信号を同時にサンプリングして所 定本数のデータラインに一斉分配する駆動回路を備えて いる。ピデオドライバは予め函素の配列ピッチに応じて 該複数の映像信号を遅延処理し該表示パネルに対する映 **倫信号の供給タイミングを調整する。タイミングジェネ** レータは酸表示パネルに含まれる駆動回路にクロック信 母を供給し該同時サンプリングのタイミング制御を行な うと共に彼ビデオドライバの遅延処理を同期的に制御す る。特徴事項として、前記タイミングジェネレータは該 ビデオドライバが行なう遅延処理のタイミングを可変制 年盛んに開発されている超高精細な表示パネルでは、上 20 卸し該表示パネルに入力する映像信号の供給タイミング を該同時サンプリングのタイミングに対し最適化する。 例えば、前配タイミングジェネレータは眩ピデオドライ パ内で生じる映像信号の転送遅れに応じて該遅延処理タ イミングを可変制御する。あるいは、前配タイミングジ エネレータは試駆動回路内で生じるクロック信号の転送 遅れに応じて該選延処理タイミングを可変制御する。一 態様によれば、前記ピデオドライバは映像信号の遅延処 理を行なうサンプルホールド回路を有している。前記タ イミングジェネレータは味サンブルホールド凹路の迷延 処理タイミングを規定するラッチ信号を出力する。かか る構成において、前記タイミングジェネレータは該ラッ チ付号と鉄クロック信号の位相差を調整して該映像信号 の供給タイミングを最適化する。

[0006]

【作用】本発明の第一側面によれば、本表示装置は種々 の異なった規格の映像信号に対応できる様になってい る。即ち、前記タイミングジェネレータは映像信号の規 格に従って所定の周期の水平転送クロック信号を表示パ ネルに入力し、その同時サンプリング周期を映像信号の一 規格に合わせて切り換える様にしている。さらに、タイ ミングジェネレータはこの切り換えに応じてビデオドラ イパの遅延処理タイミングを制御し表示パネルに入力す る映像信号の供給タイミングを最適化する。これによ り、縦筋のゴーストを抑制する事が可能になる。本発明 の第二の側面によれば、タイミングジェネレータはビデ オドライバが行なう選延処理のタイミングを可容制御す

2006年 1月27日(金)18:59/額18:53/文書号4807405255 P 28

FROM HARAKENZO PAT.

(4)

特開平8-171363

あるいは、水平駆動回路内で生じるクロック信号の転送 遅れに応じて該遅延処理タイミングを可変制御する。か かる構成により、縦筋のゴーストを除去する事が可能に なる。

[0007]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。 図1は本発明にかかる表示装置の基本 的な構成心示すプロック図である。本表示装置は表示バ ネル1とビデオドライバ2とタイミングジェネレータ3 とを備えている。表示パネル1は画案アレイ部と周辺駅 10 動回路部とを有している。随来アレイ部は互いに直交す るゲートラインX及びデータラインYの各交差部に配列 した脚索11を含んでいる。この画索11は画素電極と 薄膜トランジスタの組からなる。薄膜トランジスタのゲ ート電極は対応するゲートラインに接続され、ソース電 極は対応するデータラインYに接続され、ドレイン電極 は対応する函数電極に接続されている。又、図示しない が所定の間隙を介して画素電極に対向電極が対面配置し ており、故間隙に液晶が封入されている。一方、周辺駆 動回路部は垂直駆動回路12と水平駆動回路13に分か 20 れている。 返直駆動回路 12 は各ゲートラインXに接続 されており、寝順次で一ライン分の画素11を選択す る。即ち、垂直駆動回路12はシフトレジスタを含んで おり、垂直転送クロック個号VCKに応じて垂直スター トパルスVSTを順次転送し、各ゲートラインXにゲー トパルスを出力する。これに対し、水平駆動回路13は 複数の映像信号SIG1, SIG2, SIG3を同時に サンプリングして所定本数(本例では三本)のデータラ インソに一斉分配する。具体的には、水平駆動回路13 は入力パッファ14とシフトレジスタ15と複数の水平 30 スイッチHSWn, HSWn+1, HSWn+2, …, を含んでいる。一個の水平スイッチHSWは三本のデー タシインYに接続されている。上述した三個の映像信号 SIG1, SIC2, SIG3は各HSWを介して対応 する三本のデータラインYに同時サンプリングされる。 シフトレジスタ15はパッファ14を介して人力される 水平転送クロック信号HCKに応じて水平スタートパル スHSTを順次転送し、サンプリングパルスの・・・
の *** , φ*** , ***, を出力する。このサンプリングバル スぁに広じて対応する水平スイッチHSWが開切制御さ 40 れ、上述した同時サンプリングが行なわれる。以上の説 明から理解される様に、水平転送クロック信号HCKが 上述した同時サンプリングの周期を規定している。

【0008】ビデオドライバ2は予め函券11の配列ビ ッチに応じて複数の映像信号SIG1、SIG2、SI G3を相対的に遅延処理し、表示パネル1に対する各映

2. SIG3の各々に対して設けられた三個の前段サン ブルホールド (S/H) ユニット21, 22, 23と、 これらに接続した三個の後段5/Hユニット24.2 5, 26とを有する。前段S/Hユニット21と後段S /Hユニット24の組により映像信号SIG1に対応し た遅延チャネルが構成され、前段S/Hユニット22と 後段S/Hユニット25の組で映像信号SIG2に対応 した遅延チャネルが構成され、前段S/Hユニット23 と役段S/Hユニット26の組で映像信号SIG3に対 応した遅延チャネルが構成される。各前段S/Hユニッ ト21、22、23は互いに独立して制御される一方、 各後取S/Hユニット24, 25, 26は互いに同期し て制御される。なお、各遅延チャネルの出力段には増幅 器AMPが接続されている。本例では単色のビデオ信号 VIDEOを三個の滅延チャネルに分配し、相対的に遅 延処理された三個の映像信号SIG1, SIG2. SI GSを出力している。入力されるビデオ信号VIDEO には様々な規格がありNTSC、NTSCWIDE、H D. VGA等が挙げられる。なお本例では単色のビデオ 信号を入力しているが、これに代え予めRGB三原色に 分かれた三種のビデオ信号を各遅延チャネルに入力する 事も可能である。この場合には表示パネル1はフルカラ 一表示を行なう事になる。

【0009】タイミングジェネレータ3は表示パネル1 に含まれる水平配動回路13の同時サンプリング周期を 傾御すると共に、ピデオドライバ2の遅延処理をタイミ ング制御する。 具体的には、タイミングジェネレータ3 は外部入力される同期信号SYNCに応じて動作し、上 述した水平スタートバルスHST、水平転送クロック信 号HCK、垂直スタートパルスVST、垂直転送クロッ ク信号VCK等を表示パネル1に供給しその区動制御を 行なう。又、このタイミングジェネレータ8はピデオド ライパ2のサンプルホールド回路に対し複数のラッチ信 号SH1, SH2, SH3, SH4を供給する。これら のラッチ信号によりサンプルホールド回路に含まれる各 遅延チャネルの処理タイミングを規定する。具体的に は、ラッチ信号SH1により第1の前段S/Hユニット 21を最初に間欠動作させ、次にSH2により第2の前 殴ら/Hユニット22を間欠動作させ、凡つSH3によ D第3の前段S/IIユニット23を持続動作させる。さ らにSH2の出力後SH4を出力し三個の後段S/Hユ ニット24、25、26を一斉に間欠助作させる。

[0010] 本発明の特徴事項として、タイミングジェ ネレータ3は同時サンプリング周期を可変切り換え可能 であると共に、この可変切り換えに応じてビデオドライ パ2の遅延処理タイミングを制御し、表示パネル1に入

2006年 1月27日(金) 18:59/蘇18:53/文語号4807405255 P 29

(5)

特別平8-171363

7

延処型タイミングを規定するラッチ信号SH1, SH 2, SH3, SH4と水平駆動回路13の同時サンプリング周期を規定する水平転送クロック信号HCKを出力すると共に、ラッチ信号SH4とクロック信号HCKの位相空(△tore)を調整して映像信号SIG1, SIG2, SIG3の供給タイミングを最適化する。なお、上述した同時サンプリング周期の可変切り換えは、ビデオドライバ2に入力されるビデオ信号VIDEOの規格に従って自動的に行なわれる。この制御を実行する為に、タイミングジェネレータ3にはデータデコーダ4が 10 接続されている。

【0011】本発明の第二の特徴事項として、タイミン グジェネレータ3はビデオドライバ2が行なう遅延処理 のダイミングを可変制御し、表示パネル1に入力する映 **他信切SIG1、SIG2、SIG3の供給タイミング** を同時サンプリングのタイミングに対し最適化してい る。例えば、タイミングジェネレータ3はピデオドライ パス内で生じる映像信号の転送遅れ(Δ toles)に応じ て遅延処理タイミング (A tare) を可変制御する。な おΔ Long はビデオドライパ2に内壁されるAMPの信 20 好処理過程における遅延時間を表わしている。一方、△ tore は前述した様にタイミングジェネレータ3の出力 時におけるラッチ信号SH4と水平転送クロック信号H CKの位相発を表わしている。さらにタイミングジェネ レータ3は水平駆動回路13内で生じる水平転送クロッ ク信号HCKの転送遅れ(Δ touse)に応じて遅延処理 タイミング (Δ t prc) を可変制御する。なお、Δ t pnss は入力パッツァ14及びシフトレジスタ15のパル **火変換過程における遅延時間を抜わしている。**

【0012】次に図2を参照して、図1に示した汲示装 30 置の動作を詳細に説明する。なお、このタイミングチャ 一トは説明の都合上ゴースト除去を目的とする最適化額 御の行なわれる前の状態を表わしている。先ず、一画素 にのみ白色を書き込むビデオ信号VIDEOが入力され たとする。とこでは、表示パネルはノーマリプラックモ ードとずる。ピデオドライバ2にラッチ信号5H1がタ イミングジェネレータ3から入力され、第一遅延チャネ ルの前限S/Hユニット21が間欠動作し、①で示す様 にVIDEOの白色レベルをサンプルホールドする。次 のタイミングでラッチ信号SH1が入力された時にはV 40 I DEOの黒レベルをサンプルホールドする事になる。 最初のSH1が出力された後個素の配列ビッチに応じて ラッチ信号SH4がタイミングジェネレータ3から入力 される。これにより、第一遅延チャネルの後段S/Hユ ニット24からのに示す様な白色レベルの信号が出力さま

*れる。①と②を比較すれば明らかな様に、映像信号に対し二国素分に相当する遅延処理が行なわれている。同様に、二番目のSH1が出力された後所定の時間関係でSH4が出力され、②の信号は黒レベルに復帰する。この後、信号②はAMPを介してSIG1となり表示パネル1に供給される。この際SIG1はΔtores分だけ遅延が生じる。さらに、SIG1が白レベルから黒レベルに変化するまで一定の運移時間Aを要する。

【0013】一方、水平駆動回路13にはタイミングジ エネレータ3から水平転送クロック信号HCKが入力さ れる。HCKの一周期をAtack で表わす。図示する様 に、SH4とHCKとの間にはAtons 分だけ位相差が ある。この位相差は調整可能なパラメータである。シフ トレジスタ15はHCKに応じて動作しHSTを順次転 送してサンプリングパルス 4。, 41-1 , …, を順次出 力する。HCKともとの間には一定の時間遅れる tossa が生じている。最初のサンプリングパルスす。に応じて SIG1が対比するデータラインYにサンブリングされ る。このデータラインYの個位をVnで表わす。図示す る様に、φ。が入力するとHSWnが開き、映像信号S IG1の帯含込みが行なわれる。 o. が立ち下がった時 点で書き込まれた電位Vnが固定され、次のフィールド まで保持される。φ。が立ち下がった時点でSIG1は 白レベルにある為、正しく白レベルが対応する一面条に 書き込み保持された事になる。次のサンプリングパルス φ。・1 が出力されるとHSWn+1が開き、対応するデ ータラインYにSIG1がサンプリングされる。このデ ータラインYの髯位をVn+1で表わす。 図示する様 に、φι+ι の立ち下がり時点が丁度SIG1の遷移時間 領域Aにかかっている。この為、両条には完全な黒レベ ルが書き込まれず A V だけ誤差が生じている。 図2 に設 定した条件では最初の一国素にのみ白レベルが書き込ま れ、残りの画楽には黒レベルが香き込まれなければなら ない。しかしながら、誤差ΔΥが生じる為、白レベルが 書き込まれた一函素の3ドット先に位置する画業に黒レ ベルではなく灰色レベルが客と込まれてしまう。これ が、複数面素同時サンプリング方式における縦節ゴース トの発生原因である。

【0014】図2のタイミングチャートに示した様に、 付号処理過程における各種遅延時間の関係によって、ゴースト現象が起り得る。ゴーストの起る条件は表示パネル1に入力される映像信号S1Gの選移時間A内においてサンプリンクパルスφが立ち下がる事である。このゴーストの起る条件を式で表わすと次の様になる。

【数1】

Δt_{RCx}

2006年 1月27日(金) 18:59/海和8:53/文配号4807405255 P 30

(6)

特関平8-171363

5

para は表示パネル1の水平駆動回路13内における遅延 時間を装わし、Δtpr。はタイミングジェネレータ3の 出力時におけるラッチ信号SH4に対する水平転送クロック信号HCKの遅延時間を表わし、Δtpcr は表示パネル1の水平転送周期(即ち、1/fpcr)を表わし、 Aは前述した様に表示パネル1に入力される映像信号SIGの遷稼時間を表わしている。又、kは整数を表わし、k=1の時次のサンプリングタイミングでゴーストが現われ、k=2の時次の次のサンプリングタイミングでゴーストが現われる条件を没わしている。

【0016】本発明の特徴事項は、上記の条件式を満た さない様にΔtore を状況に応じて意図的に変化させる 事にある。この点につき、再び四1に戻って説明を続け る。タイミングジェネレータ3にラッチ信号の位相Δ t 876 を切り換えられるスイッチを用意し、状況に応じて とのスイッチ設定を変化させる様にしている。スイッチ の設定を決めるデータはパラレルデータでも良いし、本 例の様にマイコン等のインタフェースを考慮しシリアル データをデータデコーダ4でパラレルデータに変換した 形でも良い。何れにしても、このスイッチ設定は以下の 20 様な状況の時に変化させる。第一に、上記の条件式にお いてΔ tales, A, Δ tales が固定で、Δ tace (即ち 水平転送クロック信号の周波数 fact) が変化する時が 挙げられる。この状況は何えば表示装置に様々な規格の ビデオ信号(例えば16:9のアスペクト比に合わせた ビデオ信号)を入力しようとする時に生ずる。 A tree の変化により上記条件式が成立するのを防ぐ様に、At prc を調整する。第二に、上記条件式においてA toace, A, Atree が固定で、Atoxieが変化する場 合が挙げられる。この状況は、表示パネル内の水平駆動 30 回路が薄膜トランジスタ等デバイス間パラツキの大きい 構造である場合に生じる。各デバイスのΔ tonsa に応じ て、上記条件式を成立させない様にΔtara を調節す る。第三に、上記条件式において△ torsa, △ tore, Δ tree が固定で、Δ tales。Aが変化した場合が挙げ られる。この状況はAture 及びAの値を決定するビデ オドライバ2の特性が変化した時に起り得る。 Atazas 及びAの変化に応じて上記条件式を満たさない様にΔt AIE を関節する。

【0016】上記実施例ではビデオドライバ中に三面素 40の時間合わせの為のアナログサンブルホールド回路を設けており、この回路に供給するラッチ信号の位相 Δ totaを制御する事により、上記条件式の成立を防止している。この Δ tota を制御するという事は、検討すると「表示パネルに供給する映像信号のデーク変化点を制御する」という事である。従って、映像信号のデータ変化

10

/Aコンパータの読み出しタイミングを制御する事で、 本実施例と全く同様の制御が可能である。この例を参考 の為図3に示しておく。図示する様に、本表示装置は表 示パネル1とビデオドライパ2とタイミングジェネレー タ3とを有している。ビデオドライバ2はデジタル構成 であり、入力段に位置するA/Dコンパータ201と出 力段に位置する三チャネルのD/Aコンパータ202と メモリ203とプロセッサ204とを備えている。タイ ミングジェネレータ3はD/Aコンパータ202に供給 10 する読み出し用パルス ф1119 の位相制御を行なう事によ り、アナログ映像信号AR, AG, ABの供給タイミン グを最近化し、経筋ゴーストの除去を図っている。な お、D/Aコンパータ202はプロセッサ204から出 力されたデジタルの映像信号DR、DG、DBをΦIEAD に応じて脳次アナログの映像信号AR、AG、ABに変 換するものである。

[0017]

「発明の効果」以上説明した様に、本発明によれば、複数國素同時サンプリング方式を採用した表示装置においてビデオドライバの遅延処理タイミングを制御し表示パネルに入力する映像信号の供給タイミングを最適化する事により、ゴースト現象を最大関防止する事が可能である。これにより両質劣化を防ぐ事ができる。又、データ変化過程の不安定な領域におけるサンプリングを行なわせない事から、設示パネルのユニフォーミティ劣化を防ぐ事ができる。加えて、いかなる規格のビデオ信号(NTSC、NTSCWIDE、HD、VGA等)を入力しても、これに応じてゴースト現象による函数劣化やユニフォーミティ劣化を防ぐ事ができるシステムを構築可能にしている。

【図面の簡単な説明】

【図1】本発明にかかる表示装置の基本的な構成を示す プロック図である。

【図2】本発明にかかる表示衰世の動作説明に供するタイミングチャートである。

【図3】本発明にかかる表示設置の他の構成例を示すプロック図である。


【符号の説明】

- 1 表示パネル
- 2 ビデオドライバ
- 3 タイミングジェネレータ
- 4 データデコーダ
- 11 函素
- 12 班直駅前回路
- 13 水平壓動回路
- 16 シフトレジスタ

2006年 1月27日(金)19:00/蘇和8:53/文語号4807405255 P 31

11 25 サンブルホールドユニット (7) 特闘平8-171363 12 26 サンプルホールドユニット

[图1]



2006年 1月27日(金)19:00/蓄積18:53/文書号4807405255 P 32

(8)

特閥平8-171363

[图2]

